{"id":22153,"date":"2022-03-04T17:42:19","date_gmt":"2022-03-04T16:42:19","guid":{"rendered":"https:\/\/saure.org\/cq-nrw\/?p=22153"},"modified":"2022-03-04T18:08:25","modified_gmt":"2022-03-04T17:08:25","slug":"stemlab-16-mit-externer-clock-nutzen-teil-ii-von-edwin-dc9oe","status":"publish","type":"post","link":"https:\/\/saure.org\/cq-nrw\/2022\/03\/04\/stemlab-16-mit-externer-clock-nutzen-teil-ii-von-edwin-dc9oe\/","title":{"rendered":"STEMlab 16 mit externer Clock nutzen, Teil II von Edwin DC9OE"},"content":{"rendered":"<div><span style=\"font-size: 14pt;\"><span style=\"font-size: 18pt;\">Beitragsbild \/ Schaltungsausz\u00fcge: <a href=\"https:\/\/redpitaya.com\/rtd-iframe\/?iframe=https:\/\/redpitaya.readthedocs.io\/en\/latest\/developerGuide\/hardware.html\">Quelle Red Pitaya<\/a><\/span><\/span><\/div>\n<div><span style=\"font-size: 14pt;\"><a href=\"https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2022\/03\/Extension_connector.png\"><img loading=\"lazy\" decoding=\"async\" class=\"alignright wp-image-22154 size-medium\" src=\"https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2022\/03\/Extension_connector-300x247.png\" alt=\"\" width=\"300\" height=\"247\" srcset=\"https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2022\/03\/Extension_connector-300x247.png 300w, https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2022\/03\/Extension_connector-320x264.png 320w, https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2022\/03\/Extension_connector-250x206.png 250w, https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2022\/03\/Extension_connector.png 500w\" sizes=\"auto, (max-width: 300px) 100vw, 300px\" \/><\/a><\/span><\/div>\n<div>&nbsp;<\/div>\n<div><span style=\"font-size: 14pt;\"><strong>SDRlab 122-16 externer Taktgeber<\/strong><\/span><\/div>\n<p>Bei dieser SDRlab-Version handelt es sich um den Standard STEMlab 122-16, der so modifiziert wurde, dass der ADC- und DAC-Takt von einer externen Taktquelle geliefert werden kann. Der externe Takt sollte an die Ext ADC CLK- und + Pins angeschlossen werden. Die externen Taktsignalpegel sollten LVDS im Bereich von 1MHz bis 122,8MHz gem\u00e4\u00df ADC-Spezifikation sein.<\/p>\n<p>ADC clock can be provided by:<\/p>\n<blockquote>\n<ul class=\"simple\">\n<li>On board 122.88MHz XO (default)<\/li>\n<li>From external source \/ through extension connector (instructions provided bellow)<\/li>\n<\/ul>\n<\/blockquote>\n<ul class=\"simple\">\n<li>Remove: R37, R46<\/li>\n<li>Add: R34 = 0R, R35 = 0R<\/li>\n<\/ul>\n<blockquote><p><img decoding=\"async\" src=\"https:\/\/redpitaya.readthedocs.io\/en\/latest\/_images\/External_img1.png\" alt=\"..\/..\/..\/_images\/External_img1.png\"><\/p><\/blockquote>\n<ul class=\"simple\">\n<li>Remove: FB11<\/li>\n<\/ul>\n<blockquote><p><img decoding=\"async\" src=\"https:\/\/redpitaya.readthedocs.io\/en\/latest\/_images\/External_img2.png\" alt=\"..\/..\/..\/_images\/External_img2.png\"><\/p><\/blockquote>\n<ul class=\"simple\">\n<li>Remove: 0R on C64, R24<\/li>\n<li>Add: C64 = 100nF, C63 = 100nF, R36 = 100R<\/li>\n<\/ul>\n<blockquote><p><img decoding=\"async\" src=\"https:\/\/redpitaya.readthedocs.io\/en\/latest\/_images\/External_img3.png\" alt=\"..\/..\/..\/_images\/External_img3.png\"><a class=\"reference internal image-reference\" href=\"https:\/\/redpitaya.readthedocs.io\/en\/latest\/_images\/External_shem.png\"><img decoding=\"async\" src=\"https:\/\/redpitaya.readthedocs.io\/en\/latest\/_images\/External_shem.png\" alt=\"..\/..\/..\/_images\/External_shem.png\"><\/a><\/p><\/blockquote>\n<div id=\"p3101\" class=\"post has-profile bg2\">\n<div>\n<hr>\n<\/div>\n<div><span style=\"font-size: 18pt;\">Nachfolgend ein Beitrag von Edwin DC9OE aus dem Forum von <a href=\"https:\/\/saure.org\/phpBB_04\/viewtopic.php?f=76&amp;t=525&amp;sid=ee98991349478171e8e2df36b9eb37c4\">saure.org\/cq-nrw<\/a><\/span><\/div>\n<div class=\"inner\">\n<div class=\"postbody\">\n<div id=\"post_content3101\">\n<div>&nbsp;<\/div>\n<div class=\"content\">\n<p>Hallo OM&#8217;s<img loading=\"lazy\" decoding=\"async\" class=\"size-medium wp-image-21134 alignright\" src=\"https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2021\/08\/2021-08-27_09h05_40-234x300.png\" alt=\"\" width=\"234\" height=\"300\" srcset=\"https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2021\/08\/2021-08-27_09h05_40-234x300.png 234w, https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2021\/08\/2021-08-27_09h05_40-195x250.png 195w, https:\/\/saure.org\/cq-nrw\/wp-content\/uploads\/2021\/08\/2021-08-27_09h05_40.png 297w\" sizes=\"auto, (max-width: 234px) 100vw, 234px\" \/><\/p>\n<p>vor einiger Zeit hatte ich angek\u00fcndigt ein paar Erfahrungen zum Thema STEMlab 16 mit externer Clock abzugeben.<br \/>\nDa diese Version doch einiges an Aufpreis kostet stellt sich zun\u00e4chst die Frage ist die Sache den Spass wert&#8230;.<\/p>\n<p>Die notwendigen Umbauarbeiten sind eigentlich \u00fcberschaubar, aber was uns und vermutlich viele andere bisher aufgehalten hat ist die doch extrem kleine und enge Bauform der Komponenten auf dem Board.<br \/>\nEs geht in jedem Fall nur unter dem Mikroskop &#8211; Details der notwendigen \u00c4nderungen finden sich hier<br \/>\n<a class=\"postlink\" href=\"https:\/\/redpitaya.com\/rtd-iframe\/?iframe=https:\/\/redpitaya.readthedocs.io\/en\/latest\/developerGuide\/hardware.html\">https:\/\/redpitaya.com\/rtd-iframe\/?ifram &#8230; dware.html<\/a><\/p>\n<p>Wie dem auch sei, eine n\u00e4chste H\u00fcrde die sich ergibt ist die Ansteuerung des Boards mit dem Oszillatorsignal , Red Pitaya schreibt ganz lapidar, dass man ein LVDS Signal nutzen soll&#8230;.. nicht sehr hilfreich&#8230;<\/p>\n<p>Beim Studium des Datenblattes von Analog Devices stellt man fest dass es auch einen Vorschlag f\u00fcr die Einspeisung eines Sinus Signals mit Trafo gibt.<\/p>\n<div class=\"inline-attachment\">\n<dl class=\"file\">\n<dt class=\"attach-image\"><img decoding=\"async\" class=\"lb-image\" src=\"https:\/\/saure.org\/phpBB_04\/download\/file.php?id=1457\"><\/dt>\n<dd>LTC_Clock.JPG (17.67 KiB) 71 mal betrachtet<\/dd>\n<\/dl>\n<\/div>\n<p>Diese Variante habe ich nun als Basis genutzt und einen eigenen Trafo angeschlossen.<br \/>\nEine genaue Analyse der Umbauanleitung von Red Pitaya ergibt, dass die beiden Trennkondensatoren und der 100Ohm Widerstand schon auf dem Board vorhanden sind.<\/p>\n<p>daher sollte es ausreichend sein lediglich einen Trafo anzuschliessen der das Signal symmetriert.<\/p>\n<div class=\"inline-attachment\">\n<dl class=\"thumbnail\">\n<dt><img decoding=\"async\" class=\"lb-image\" src=\"https:\/\/saure.org\/phpBB_04\/download\/file.php?id=1458&amp;mode=view\"><\/dt>\n<\/dl>\n<\/div>\n<p>Der Trafo wurde auf einem Miniatur-Doppellochkern von W\u00fcrth erstellt, als Draht habe ich F\u00e4deldraht verwendet.<br \/>\nErste Tests waren recht erfolgreich, der ADC funktioniert ab einem Pegel von -20dBm und ich konnte bis zu einem Pegel von 0dBm keinen Unterschied im Empfangssignal feststellen, denke also das ein Pegel von -10dBm +\/- 3dBm ganz passend sein sollte.<br \/>\nH\u00f6here Pegel habe ich nicht getestet weil ich den ADC nicht gef\u00e4hrden wollte.<\/p>\n<p>Was versprechen wir uns nun davon ???<\/p>\n<p>&#8211; eine externe Clock kann rausch\u00e4rmer ausgef\u00fchrt werden<br \/>\n&#8211; die auf dem Board befindliche Clock wird vom K\u00fchlk\u00f6rper des FPGA aufgeheizt das ist suboptimal<br \/>\n&#8211; wir planen die M\u00f6glichkeit einer GPS Synchronisation der Clock<\/p>\n<p>Ich hoffe die Info ist f\u00fcr den einen oder anderen n\u00fctzlich.<\/p>\n<p>73,Edwin &#8211; DC9OE<\/p>\n<\/div>\n<\/div>\n<\/div>\n<div class=\"back2top\">\n<hr>\n<\/div>\n<\/div>\n<\/div>\n<div>\n<div>&nbsp;<\/div>\n<div class=\"content\"><strong>&#8230; kleine Erg\u00e4nzung und Korrektur.<\/strong><br \/>\nIch habe mich heute mit dem TX Signal besch\u00e4ftigt und dabei festgestellt dass es zu Jitter Effekten kommt (Signal springt um ein paar Hz).<br \/>\nDas Problem verschwindet oberhalb 0dBm und ich habe bis +10dBm getestet.<br \/>\nHabe dann +6dBm als gut funktionierenden Pegel festgelegt.Anbei ein Screenshot eines recht hoch aufgel\u00f6sten und stabilen Signals ( Clock war allerdings auch ein GPS stabilisierter R&amp;S SML03&#8230;.)<\/p>\n<div class=\"inline-attachment\">\n<dl class=\"thumbnail\">\n<dt><img decoding=\"async\" class=\"lb-image\" src=\"https:\/\/saure.org\/phpBB_04\/download\/file.php?id=1460&amp;mode=view\"><\/dt>\n<\/dl>\n<\/div>\n<p>Ein kleines Problem gibt es noch mit zwei Signalen in jewei9ls ca. 170KHz , die sind allerdings mit externer clock auch unkritischer bei -60dBc.<br \/>\nIch nehme an das diese H\u00f6cker vom Schaltnetzteil kommen.<\/p>\n<p>Soweit der kleine Update.<br \/>\n73,Edwin &#8211; DC9OE<\/p>\n<\/div>\n<dl class=\"attachbox\">\n<dt>Dateianh\u00e4nge<\/dt>\n<dd>\n<dl class=\"thumbnail\">\n<dt><img decoding=\"async\" class=\"lb-image\" src=\"https:\/\/saure.org\/phpBB_04\/download\/file.php?id=1462&amp;mode=view\"><\/dt>\n<\/dl>\n<\/dd>\n<\/dl>\n<\/div>\n<div id=\"p3102\" class=\"post has-profile bg1\">\n<p>&#8230; vielleicht auch noch interessant f\u00fcr den einen oder anderen, mich haben die erzielbaren TX IMD Werte des STEMlab16 mit externer Clock interessiert:<\/p>\n<div class=\"inline-attachment\">\n<dl class=\"thumbnail\">\n<dt><img decoding=\"async\" class=\"lb-image\" src=\"https:\/\/saure.org\/phpBB_04\/download\/file.php?id=1464&amp;mode=view\"><\/dt>\n<\/dl>\n<\/div>\n<p>-90dBc oberhalb des Doppeltons unterhalb mit den vorhandenen M\u00f6glichkeiten nicht messbar.<br \/>\n(Equipment R&amp;S FSU8)<br \/>\nMessfrequent 7,2MHz \/ Output ca. +3dBm PEP<\/p>\n<p>73,Edwin &#8211; DC9OE<\/p>\n<\/div>\n","protected":false},"excerpt":{"rendered":"<p>&#46;&#46;&#46;<\/p>\n","protected":false},"author":6,"featured_media":22154,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":"","_links_to":"","_links_to_target":""},"categories":[4,80,36],"tags":[37],"class_list":["post-22153","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-amateurfunk","category-red-pitaya","category-sdr-radio","tag-red-pitaya"],"_links":{"self":[{"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/posts\/22153","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/users\/6"}],"replies":[{"embeddable":true,"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/comments?post=22153"}],"version-history":[{"count":0,"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/posts\/22153\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/media\/22154"}],"wp:attachment":[{"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/media?parent=22153"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/categories?post=22153"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/saure.org\/cq-nrw\/wp-json\/wp\/v2\/tags?post=22153"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}